در این مطلب، ویدئو توسعه FPGA، ASIC و SoC با MATLAB و Simulink با زیرنویس فارسی را برای دانلود قرار داده ام. شما میتوانید با پرداخت 15 هزار تومان ، این ویدیو به علاوه تمامی فیلم های سایت را دانلود کنید. اکثر فیلم های سایت به زبان انگلیسی می باشند. این ویدئو دارای زیرنویس فارسی ترجمه شده توسط هوش مصنوعی می باشد که میتوانید نمونه ای از آن را در قسمت پایانی این مطلب مشاهده کنید.
مدت زمان فیلم: 00:37:37
تصاویر این ویدئو:
قسمتی از زیرنویس این فیلم:
01 =>03
بسیار خوب به همه خوش آمدید،
2
03 =>05
بنابراین matlab و simulink
3
05 =>07
برای دههها توسط مهندسانی
4
07 =>09
که الگوریتمهایی را توسعه میدهند که به سیستمهای تعبیهشده
5
09 =>10
6
10 =>12
با قدرت fpgas a6 و
7
12 =>14
دستگاههای ناهمگن مانند socs قابل برنامهریزی
8
14 =>15
ختم میشوند
9
15 =>17
، بهطور فزایندهای
10
17 =>18
به دنبال راههایی برای اجرای این
11
18 =>20
الگوریتمها بودهاند. این
12
20 =>23
دستگاه های با کارایی بالا، بنابراین من اریک
13
23 =>24
ساگان هستم، من مدیر اصلی بازاریابی محصول
14
24 =>27
اینجا در ریاضیات برای محصولات hdl ما
15
27 =>29
هستم و امروز می خواهم با
16
29 =>31
شما در مورد اینکه چگونه خانواده ای از محصولات ما
17
31 =>34
می توانند به تیم های مهندسی مانند شما کمک
18
34 =>36
کنند تا بیشتر کار کنند صحبت کنم. به طور مشترک برای تکمیل سریعتر طرح ها
19
36 =>38
با
20
38 =>39
سطوح با کیفیت بالا
21
39 =>41
و حتی ممکن است کار شما را لذت بخش تر کند،
22
41 =>44
23
46 =>49
بنابراین اجازه دهید نکات خود را در اینجا با
24
49 =>51
پوشش چندین موضوع بیان کنم، بنابراین ابتدا
25
51 =>53
انواع چالش های
26
53 =>55
خاص طراحی برای
27
55 =>57
پیاده سازی سخت افزار را نیز برجسته می کنم. به عنوان تأیید
28
57 =>01:00
این پیاده سازی ها در برابر مشخصات،
29
01:00 =>01:02
سپس مسائلی را که زمانی که
30
01:02 =>01:03
تیم های طراحی تلاش می کنند به وجود می آیند را پوشش دهم الگوریتمهای جدید
31
01:03 =>01:06
در سختافزار و ارزش
32
01:06 =>01:08
همکاری بین
33
01:08 =>01:09
توسعهدهندگان الگوریتم و تیمهای سختافزار به
34
01:09 =>01:10
طور کلی
35
01:10 =>01:13
، از یک طرح نمونه استفاده میکنیم تا نشان دهیم چگونه
36
01:13 =>01:15
برخی از ابزارهای طراحی ما
37
01:15 =>01:17
میتوانند در کاوش معماریهای سختافزاری soc
38
01:17 =>01:18
39
01:18 =>01:20
با استفاده از شبیهسازی و دنبال کردن
40
01:20 =>01:23
کد خودکار کمک کنند. برای vhdl و
41
01:23 =>01:24
verilog
42
01:24 =>01:26
و ما به سرعت بررسی خواهیم کرد که چگونه IP سطح بالا
43
01:26 =>01:29
در آن قرار می گیرد و چگونه یکپارچه سازی با
44
01:29 =>01:31
گردش کار محبوب می تواند به شما در طراحی
45
01:31 =>01:33
برای برنامه های مختلف کمک کند
46
01:33 =>01:35
و در نهایت از آنجایی که
47
01:35 =>01:37
طراحی بسیار بی ارزش است مگر
48
01:37 =>01:38
اینکه تأیید شود
49
01:38 =>01:40
، نحوه شما را پوشش خواهیم داد. می توانید از کارهایی
50
01:40 =>01:42
که در matlab و citylink انجام داده اید برای
51
01:42 =>01:44
ساختن محیط آزمایشی خود استفاده مجدد کنید.
52
01:44 =>01:46
این وبینار سطح مقدماتی در
53
01:46 =>01:47
واقع اولین وبینار از مجموعه ای است که
54
01:47 =>01:50
ریاضیات در حال ارائه به مهندسان
55
01:50 =>01:52
اینجاست و به حوزه fpgas و
56
01:52 =>01:54
socs نگاه می کنند تا بعداً من.
57
01:5