در این مطلب، ویدئو MATLAB به FPGA در 5 مرحله با زیرنویس فارسی را برای دانلود قرار داده ام. شما میتوانید با پرداخت 15 هزار تومان ، این ویدیو به علاوه تمامی فیلم های سایت را دانلود کنید. اکثر فیلم های سایت به زبان انگلیسی می باشند. این ویدئو دارای زیرنویس فارسی ترجمه شده توسط هوش مصنوعی می باشد که میتوانید نمونه ای از آن را در قسمت پایانی این مطلب مشاهده کنید.
مدت زمان فیلم: 00:23:03
تصاویر این ویدئو:
قسمتی از زیرنویس این فیلم:
00 =>00
2
00 =>03
سلام، همه، و
به این وبینار MathWorks خوش آمدید،
3
03 =>06
MATLAB به FPGA در پنج
مرحله، مقدمه ای
4
06 =>08
بر گردش کار کدگذار HDL.
5
08 =>11
من Raghu Sivakumar هستم، بخشی
از تیم بازاریابی محصول
6
11 =>14
در هند حیدرآباد،
مسئول
7
14 =>18
راه حل های MathWorks برای توسعه FPGA، ASIC
و SOC.
8
18 =>20
مروری سریع بر
دستور کار وبینارها–
9
20 =>23
در مورد انگیزه وبینار صحبت خواهم کرد
،
10
23 =>26
سپس الگوریتم مدیریت پالس
را در متلب
11
26 =>29
به عنوان مثال برای این
وبینار در نظر میگیرم و سپس
12
29 =>32
گردش کار طراحی را نشان میدهم.
13
32 =>34
در این وبینار
با الگوریتم تشخیص پالس
14
34 =>36
در متلب شروع می کنم.
15
36 =>37
و در
پایان وبینار
16
37 =>39
، یک کد HDL کاملاً تعریف شده و
قابل خواندن خواهیم داشت
17
39 =>43
که ورودی و
خروجی آن تعریف شده و نوع داده آن
18
43 =>45
در نقطه ثابت تعریف شده است.
19
45 =>47
و برای رسیدن به این
کد HDL،
20
47 =>49
مجبور نبودم هیچ کدام از آن ها را بنویسم.
21
49 =>53
در این وبینار نشان خواهم داد
که چگونه در مراحل افزایشی
22
53 =>57
از متلب به کد HDL رفتم.
23
57 =>01:01
این من را به خوبی
به انگیزه این وبینار بازمی گرداند.
24
01:01 =>01:04
ما مشتریان زیادی داریم
که روی برنامههایی
25
01:04 =>01:07
مانند پردازش سیگنال
، ارتباطات بیسیم
26
01:07 =>01:10
و پردازش تصویر و ویدیو کار
میکنند که عمدتاً
27
01:10 =>01:11
در MATLAB هستند.
28
01:11 =>01:15
آنها از ما می پرسند که چگونه می
توانند الگوریتم های MATLAB خود را
29
01:15 =>01:17
روی یک برد ارزیابی FPGA ببرند.
30
01:17 =>01:20
آنها یا دانش کمی
از برنامه نویسی FPGA دارند،
31
01:20 =>01:24
یا مهندسان طراحی سخت افزار
بیش از حد مشغول هستند.
32
01:24 =>01:26
اگر این وضعیت
به شما مربوط می شود، از شما می
33
01:26 =>01:28
خواهم که
30
34
01:28 =>01:32
تا 35 دقیقه آینده را صرف تماشای این
وبینار، متلب به FPGA
35
01:32 =>01:34
در پنج مرحله کنید.
36
01:34 =>01:38
اکنون
الگوریتم آشکارساز پالس را در متلب در نظر می گیریم.
37
01:38 =>01:40
من تشخیصدهنده پالس را
انتخاب میکنم زیرا
38
01:40 =>01:44
الگوریتمی است که
در بسیاری از برنامهها استفاده
39
01:44 =>01:46
میشود و
برای مخاطبان وسیعی آشناست.
40
01:46 =>01:51
نکته کلیدی مراحل
و نه الگوریتم است.
41
01:51 =>01:55
الگوریتم می تواند یک فیلتر،
یک سیگنال چیپ یا حتی OFDM باشد.
42
01:55 =>02:00
الگوریتم آشکارساز پالس
در متلب، من پالس را تعریف می کنم،
43
02:00 =>02:03
آن را در سیگنال ارسال قرار می دهم
.
44
02:03 =>02:05
و برای
دریافت سیگنال در دنیای واقعی،
45
02:05 =>02:08
نویز را به سیگنال ارسال اضافه می کنم
.
46
02:08 =>02:11
حالا برای پیدا کردن پالس
آن را از فیلتری
47
02:11 =>02:15
که ضرایب آن مشخص شده است عبور می دهم
و برای تشخیص پالس
48
02:15 =>02:18
از تابع max عبور می دهم.
49
02:18 =>02:20
همانطور که می بینید، در
متلب، من توانستم
50
02:20 =>02:22
روی کل فریم کار کنم.
51
02:22 =>02:25
اما در سخت افزار، این
فریم یک جریان ورودی
52