افزایش حاشیه و مرز پایداری ولتاژ با FACTS و HVDC
دانلود رایگان مقاله انگلیسی عنوان انگلیسی مقاله: Voltage stability boundary and margin enhancement with FACTS and HVDC عنوان فارسی مقاله: افزایش حاشیه و مرز پایداری ولتاژ با FACTS و HVDC سال انتشار:2016 ناشر:elsevier تعداد صفحات انگلیسی :10 تعداد صفحات فارسی به فرمت word قابل ویرایش :42 a b s t r a c t Voltage stability is a major concern of today’s power system, especially under heavily loaded conditions because of reactive power limits. FACTs devices are very effective solution to prevent voltage instability and voltage collapse due to fast and very flexible control. In this paper, the impacts of SVC, STATCOM, TCSC and HVDC on voltage stability boundary (VSB) in P – Q plane have been studied. The bus impedance matrix and load flow results are used to find the voltage stability boundary. The Z bus is modified to take into account the effect of FACTS on VSB. The variable susceptance model for SVC and variable series impedance power flow model for TCSC are used in N ...
📋 پیشنهاد میکنم مطالب دیگر برق و الکترونیک را از قسمت سرچ سایت جستجو بفرمایید.